佰维存储(688525)：深圳佰维存储科技股份有限公司2023年度向特定对象发行A股股票申请文件的审核问询函的回复龙8娱乐

　　深圳佰维存储科技股份有限公司（以下简称“公司”、“发行人”或“佰维存储”）收到贵所于 2024年 10月 23日下发的《关于深圳佰维存储科技股份有限公司向特定对象发行股票申请文件的审核问询函》（审核函（再融资）〔2024〕118号）（以下简称“《问询函》”），公司已会同华泰联合证券有限责任公司（以下简称“华泰联合证券”、“保荐人”）、上海市锦天城律师事务所（以下简称“发行人律师”）、天健会计师事务所（特殊普通合伙）（以下简称“申报会计师”）进行了认真研究和落实，并按照问询函的要求对所涉及的事项进行了资料补充和问题回复，现提交贵所，请予以审核。

　　除非文义另有所指，本问询函回复中的简称与《深圳佰维存储科技股份有限公司向特定对象发行 A股股票并在科创板上市募集说明书》（以下简称“募集说明书”）中的释义具有相同涵义。

　　（1）本次发行拟募集资金总额不超过190,000.00万元（含本数），用于“惠州佰维先进封测及存储器制造基地扩产建设项目”和“晶圆级先进封测制造项目”； （2）公司IPO募投项目包括“惠州佰维先进封测及存储器制造基地建设项目”，于2023年9月实际达产；

　　（3）本次募投项目“晶圆级先进封测制造项目”拟由公司控股子公司广东芯成汉奇半导体技术有限公司实施。

　　（1）本次募投项目与现有业务、IPO募投项目在生产产品类别、生产工艺及技术路线、下游应用领域、客户群体、销售渠道等的区别与联系，是否涉及新产品或新业务，募集资金是否主要投向主业，是否投向科技创新领域； （2）“惠州佰维先进封测及存储器制造基地扩产建设项目”建设内容及效益测算是否能与IPO募投项目明确区分，并结合相关产品行业周期波动情况、公司未来业务发展规划、IPO募投项目已实现效益情况等，说明本次募投项目扩产是否与公司发展规模和行业发展趋势相一致，前募达产不久后实施本次募投项目的必要性；

　　（3）结合“晶圆级先进封测制造项目”的技术及人员储备、主要技术门槛及公司掌握情况、项目建设进展及规划、客户验证及认证情况等，说明本次募投项目实施的主要考虑，是否具有重大不确定性；

　　（4）结合市场需求、市场竞争格局及公司竞争优劣势，公司及同行业可比公司的现有及新增产能情况、产能利用率及产销率、客户拓展情况等，说明本次募投项目新增产能的合理性以及产能消化措施；

　　（5）本次发行拟投入募集资金的具体安排，并结合增资价格和借款的主要条款，说明少数股东未同比例增资或提供借款的原因，是否损害上市公司利益。

　　请保荐机构核查上述问题并发表明确核查意见，请发行人律师按照《监管规则适用指引——发行类第6号》6-8核查问题（4）并发表明确意见。

　　1.1 说明本次募投项目与现有业务、IPO募投项目在生产产品类别、生产工艺及技术路线、下游应用领域、客户群体、销售渠道等的区别与联系，是否涉及新产品或新业务，募集资金是否主要投向主业，是否投向科技创新领域。

　　一、本次募投项目与现有业务、IPO募投项目在生产产品类别、生产工艺及技术路线、下游应用领域、客户群体、销售渠道等的区别与联系

　　公司主要从事半导体存储器的研发设计、封装测试、生产和销售，主要产品为半导体存储器，主要服务为先进封测服务。

　　公司本次募投项目“惠州佰维先进封测及存储器制造基地扩产建设项目”与现有业务一致，为公司 IPO募投项目“惠州佰维先进封测及存储器制造基地建设项目”的扩产项目，该项目主要依托于公司已掌握的存储芯片先进封装工艺从事集成电路封装测试和存储模组制造，在生产产品类别、生产工艺及技术路线、下游应用领域、客户群体、销售渠道等方面与现有业务及 IPO募投项目相比不存在实质区别。

　　发行人本次募投项目“晶圆级先进封测制造项目”涉及的晶圆级先进封测与现有业务中的先进封测服务均属于封测服务类别，均主要是将晶圆通过一定加工程序后封装成单个成品芯片，从而达到保护芯片、提供电气连接、提升性能和可靠性等目的。

　　1、本次募投项目是集成电路行业进入“后摩尔时代”后的重要技术发展趋势，符合集成电路发展路线和封装技术发展趋势

　　集成电路沿着两条技术路线发展，一方面是“摩尔定律”：每隔 18-24个月，随晶体管尺寸微缩，集成电路容纳的元器件数量约增加一倍；而另一方面则是“超越摩尔定律”：以多样化的封装方式提升系统性能。随着集成电路先进制程工艺发展进入瓶颈，芯片尺寸已逐渐逼近物理极限，晶圆代工成本和研发成本大幅增长，集成电路行业进入“后摩尔时代”，通过先进封装技术提升芯片整体性能已 成为集成电路行业技术重要发展趋势。 图：集成电路发展路线图 来源：艾邦半导体、《先进封装技术的发展与机遇》（曹立强等）

　　本次募投项目“晶圆级先进封测制造项目”所涉及的晶圆级先进封测即是在集成电路进入后摩尔时代，发行人基于行业发展趋势，并结合公司现有先进封装技术及工艺基础以及下游客户的迫切需求做出的重要战略布局，符合集成电路“超越摩尔定律”的发展路线）本次募投项目符合封装技术发展趋势

　　封装技术发展至今共经历四个阶段，大致可分为传统封装和先进封装两类，当前已进入先进封装时代。

　　以双列直插封装（Dual In-line Package，DIP）为代表

　　该阶段典型封装方式为扁平方 形封装（Quad Flat Package， QFP）、无引脚芯片载体 （Leadless Chip Carrier，LCC） 小外形封装（ Small Outline Package，SOP）等，使用针栅 阵列（Pin Grid Array，PGA） 技术，用引线替代第一阶段的 引脚，转变为向表面贴装型封 装。第一、第二阶段均为传统 封装

　　该阶段兴起了球栅阵列（Ball Grid Array，BGA）、单芯片封 装（Chip Scale Package，CSP 等先进封装技术

　　? 现有业务及本次 募投“惠州佰维先进封 测及存储器制造基地 扩产建设项目”：BGA CSP、QFN等

　　封装技术不断发展，出现了倒 装焊（Flip Chip，FC）、晶圆 级封装（Wafer Level Package WLP）、2.5D/3D封装等多种 先进封装技术，从二维向三维 从封装元件向封装系统发展

　　? 现有业务及本次 募投“惠州佰维先进封 测及存储器制造基地 扩产建设项目”：FC ? 本次募投“晶圆级 先进封测制造项目”： WLP

　　先进封装与传统封装的最大区别在于芯片与外部系统的电连接方式，省略了 引线的方式，采取传输速度更快的凸块、中间层等。先进封装内涵丰富，但本质 是提升芯片 I/O密度，进而提升芯片性能。 图：芯片封装逐步由传统封装向 FC、WLP、2.5D/3D等先进封装工艺迭代 报告期内，发行人先进封测服务的典型封装形式包括 BGA、CSP、FC等。

　　本次募投项目投产后发行人将具备晶圆级先进封测能力，该技术是先进封装工艺迭代的主流方向，因此本次募投项目符合封装技术的发展趋势。

　　2、本次募投项目在生产产品类别、生产工艺及技术路线、下游应用领域、客户群体、销售渠道与公司现有业务和前次 IPO募投项目之间存在较为密切的联系，但在生产工艺和技术上存在一定的拓展及迭代升级

　　本次募投项目在生产产品类别、生产工艺及技术路线、下游应用领域、客户群体、销售渠道与公司现有业务和前次 IPO募投项目之间存在较为密切的联系，但在生产工艺和技术水平上存在一定的拓展及迭代升级，符合先进封测技术发展的趋势。相关具体情况分析如下：

　　（1）本次募投项目与现有业务及 IPO募投项目均属于集成电路封测领域，生产产品类别无实质差异，均为向客户提供经封装测试后的成品芯片 发行人现有先进封测业务及 IPO募投项目主要以 BGA、CSP、FC等封装形式为主，如上述“（2）本次募投项目符合封装技术发展趋势”所述，本次募投项目所涉及的“晶圆级先进封测”与现有业务（包括 IPO募投项目）均属于集成电路封测领域，二者是芯片封装技术在不同发展阶段的封装形式，均是按照各自的封装流程将芯片密封在塑料、金属或陶瓷等材料制成的封装体内，保护芯片免受外部环境影响，同时提供接口使芯片能够与其他电子元件进行连接，以实现信息的输入输出，其最终提供的产品形态均为经封装的成品芯片，主要功能均包括保护芯片、增强热稳定性、提供机械支撑、确保电气连接等，二者从产品形态和核心功能上均不存在实质差异。

　　晶圆级封测与发行人现有业务的区别主要在于晶圆级封测在晶圆层面进行封装，采用了重布线层（RDL）、凸块（Bumping）、背面露铜技术（BVR、BFR）等更为先进的工艺技术，使得其具备封装尺寸更小、连接密度更高（I/O数量更多）、传输速度更快等优点，因此可以进一步满足客户对集成电路产品体积、性能和成本的更高要求。

　　（2）本次募投项目是现有业务及 IPO募投项目在生产工艺及技术路线上的迭代升级，是先进封测技术发展的主流方向

　　公司现有先进封测业务（包括 IPO募投项目）与晶圆级先进封测业务典型封装产品的生产工艺流程对比如下图所示：

　　由上图可知，发行人晶圆级先进封装与现有先进封装业务的生产工艺流程存 在较多重合，具体包括晶圆减薄、切割、贴装、引线焊接、注塑、激光印字、测 试和包装等工艺。在前述工艺基础上，晶圆级先进封装增加了晶圆凸块制作和 RDL电镀重布线等主要工序。该等工序通过凸块制作和 RDL重布线改变芯片的 线路接点位置（I/O pad），从而升级芯片与外部系统的电连接方式，对于缩小芯 片尺寸、提高电气性能和降低成本具有重要意义，其核心目的在于通过改变互联 方式从而提升封装效率和性能，不会实质改变封装产品本身的产品形态和功能。 该等工艺技术是在发行人现有先进封装技术上的进一步迭代升级，是发行人适应 半导体发展趋势和封装技术发展的必然布局。 图：公司现有先进封装典型互联方式 图：晶圆级先进封装互联方式 发行人已组建了一支拥有国际一流半导体公司晶圆制造和运营管理经验的专业团队，项目核心团队具备上述新增生产工艺环节的成熟研发和量产经验，熟练掌握晶圆级先进封装核心技术，发行人将依托现有先进封装业务的成熟工艺以及项目团队的丰富经验有效推进晶圆级先进封测制造项目的顺利投产。

　　（3）本次募投项目与现有业务及 IPO募投项目在下游应用领域及客户群体均有重合，公司将进一步拓展应用领域和客户群体以提升综合竞争能力 晶圆级封测和公司现有先进封测服务均主要用于先进存储器、移动通信、消费电子（如智能手机、平板电脑、可穿戴设备）、汽车电子、计算芯片等诸多领域，二者应用领域基本一致。

　　由于晶圆级封测优越的电性能和紧凑的结构设计，特别适用于高性能和小型化的应用场景，其客户多为需要高性能、先进工艺的公司。先进封测是半导体封装技术的发展方向，应用范围不断扩展，除上述列举的知名厂商外，也包括大量的中小 IC设计公司，涉及到更多元化的市场需求和应用场景。

　　综上，本次晶圆级先进封测制造项目与公司现有产品和服务的应用领域及客户群体均有重合，公司将依托晶圆级封测的优越性能进一步拓展应用领域和客户群体以提升综合竞争能力。

　　（4）本次募投项目与现有业务及 IPO募投项目在销售渠道方面无实质差异 公司现有先进封测目前主要服务于母公司的封测需求，并少量对外提供封测服务，因此现有先进封测主要为自产自用，对外提供封测服务的销售渠道主要为依托现有客户及合作关系。

　　本次募投项目所涉及的“晶圆级先进封测”投产后销售模式仍将包括自用及对外提供服务两方面，与公司现有先进封测业务在销售渠道方面无实质差异。公司与下游客户的业务开展需要长期的技术合作和产品验证，因此公司与下游客户具有良好且坚实的合作基础，未来公司将凭借晶圆级先进封测能力向客户提供更优质和高效的先进封测服务，从而进一步巩固双方的合作关系。

　　综上所述，晶圆级封测与公司现有先进封测业务均属于半导体产业链的封测环节，其生产产品类别、应用场景、客户群体和销售渠道无实质差异，技术路线和生产工艺部分重合但存在一定的拓展和迭代，主要是由于晶圆级封装需要对晶圆本身进行加工处理，需要采用晶圆级的工艺技术，如重布线层（RDL）、凸块（Bumping）等。晶圆级封测是公司应对集成电路、存储器和先进封测服务技术发展趋势，适应行业高带宽、高集成度、微型化等新需求的重要布局。

　　二、本次募投项目是否涉及新产品或新业务，募集资金是否主要投向主业 公司主要从事半导体存储器的研发设计、封装测试、生产和销售，主要产品为半导体存储器，主要服务为先进封测服务。本次募投项目“惠州佰维先进封测及存储器制造基地扩产建设项目”和“晶圆级先进封测制造项目”均可服务于公司的存储器主业，均属于公司主营业务中的“先进封测服务”。本次募投项目不涉及新产品或新业务，募集资金均主要投向主业。相关具体分析和说明如下： （一）惠州佰维先进封测及存储器制造基地扩产建设项目

　　公司本次募投项目“惠州佰维先进封测及存储器制造基地扩产建设项目”与现有业务中“先进封测服务”一致，为公司 IPO募投项目“惠州佰维先进封测及存储器制造基地建设项目”的扩产项目，公司本次募投项目“惠州佰维先进封测及存储器制造基地扩产建设项目”拟扩产产品与报告期内现有主营业务及主要产品的具体对比如下：

　　公司主要从事半导体存储器的研发设计、封装测试、生产和销售，主要产品为半导体存储器，主要服务为先进封测服务。报告期内，公司先进封测服务收入分别为 1,828.83万元、2,338.03万元、11,406.76万元和 6,624.02万元，占公司主营业务收入比例分别为 0.74%、0.80%、3.30%和 1.99%，占比较低，主要是由于公司现有先进封测业务目前主要服务于母公司的封测需求（即自产自用），仅少量对外提供封测服务。若将自产自用部分考虑在内，自 IPO募投项目达产以来，2023年及 2024年 1-6月，泰来科技先进封测服务收入金额分别为 41,933.49万元和 40,498.32万元，占公司主营业务收入比例分别为 11.68%和 11.77%，占比较高且金额呈增长趋势。

　　公司本次募投项目“晶圆级先进封测制造项目”建成后将向母公司及客户提供更为先进的晶圆级封测服务。晶圆级封测是公司应对技术进步、微型化趋势和市场需求的结果，是在公司现有先进封测技术基础上的技术迭代和升级。二者是芯片封装技术在不同发展阶段的封装形式，均是按照各自的封装流程将芯片密封在塑料、金属或陶瓷等材料制成的封装体内，保护芯片免受外部环境影响，同时提供接口使芯片能够与其他电子元件进行连接，以实现信息的输入输出，其最终提供的产品形态均为经封装的成品芯片，主要功能均包括保护芯片、增强热稳定性、提供机械支撑、确保电气连接等，晶圆级封测与公司现有先进封测业务从产品形态和核心功能上均不存在实质差异。因此本次募集资金投向不涉及新产品或新业务，募集资金主要投向主业。

　　另外，本次募投项目“晶圆级先进封测制造项目”与公司现有业务在原材料采购、产品生产和客户拓展方面存在较高的协同性，在技术和人员储备上具备延续性，公司晶圆级封测的生产、销售不存在重大不确定性。具体说明如下： 1、生产设备及原材料采购方面的协同性

　　晶圆级封测业务与公司现有先进封测业务均主要面向客户提供封测服务，二者在生产设备和原材料采购方面具有较高的重叠度。

　　生产设备方面，具体情况详见本题“一/（二）/2/（2）本次募投项目所涉及的“晶圆级先进封测”是现有业务及 IPO募投项目在生产工艺及技术路线上的迭代升级，是先进封测技术发展的主流方向”所述，由于晶圆级先进封测与公司现有先进封测业务主要生产工艺和技术存在较高的重叠度，因此二者采购的生产设备均包括了研磨机、清洗机、贴片机、塑封机、植球机、打标机、切片机等，具有较高的协同性。晶圆级先进封测因增加了晶圆凸块制作和 RDL电镀重布线等工序因此生产设备需要购置 PVD、曝光机、电镀机、蚀刻机和固化机等设备，该等设备均为成熟生产工艺设备，公司目前已建立稳定的采购渠道，部分核心设备已下达采购订单，详见本题“1.3/三/2、设备采购进展”所述。

　　原材料方面，晶圆级先进封测与现有先进封测业务采购的主要原材料对比情况如下：

　　? 二者在封装体构成的主要原材料方 面基本相同； ? 主要区别在于因为不同互联方式所 使用原材料有所差异，其中现有先进封装 使用锡球、金线进行互联，晶圆级先进封 装升级了互联方式，利用电镀液、靶材、 光刻胶、显影液、蚀刻液等材料实现凸块 和 RDL重布线工艺进行互联。该等差异 在原材料构成占比较小。

　　晶圆、封装基板、底部填充材 料、塑封胶、锡球、电镀液 靶材、光刻胶、显影液、蚀刻 液等

　　公司本次募投项目所涉及的晶圆级先进封测业务与现有先进封测业务均同属于半导体封测范畴，其最终提供的产品类别、产品形态和核心功能上均不存在实质差异，因此也使得二者生产所需要的原材料也并无实质差异，均为晶圆、封装基板、底部填充材料及塑封胶等。上述协同性将使得公司的供应链管理更为高效，并能够通过集中采购降低采购成本和保障供应的稳定性。

　　公司现有先进封装工艺国内领先，目前掌握 16层叠 Die、30～40μm超薄Die、多芯片异构集成等先进工艺量产能力。同时，公司自主开发了一系列存储芯片测试设备和测试算法，拥有一站式存储芯片测试解决方案。

　　如“一/（二）/2/（2）本次募投项目所涉及的“晶圆级先进封测”是现有业务及 IPO募投项目在生产工艺及技术路线上的迭代升级，是先进封测技术发展的主流方向”所述，晶圆级先进封测与公司现有先进封测业务主要生产工艺和技术存在较高的重叠度，均包括了晶圆减薄、切割、贴片、固化、键合、植球、注塑、切割成型等工艺，二者之间具有较高的协同性。

　　晶圆级封装与公司先进封装生产工艺的主要区别在于主要增加了晶圆 RDL电镀布线和晶圆凸块电镀等工序，以实现重布线层（RDL）、凸块（Bumping）等工艺技术，不仅可以将芯片直接封装在晶圆上，节省物理空间，还能够将多个芯片集成在同一晶圆上，实现更高的集成度。公司将基于在现有先进封测技术方面的积累以及对晶圆级封装技术的研发和布局，共享和提升在相似生产环节的经验和技术，优化各自生产流程，提高效率，降低生产成本。

　　截至目前，公司已基于现有先进封测业务生产和技术积累了诸多封测技术及运营人才储备，相关技术和运营人才储备将与拟布局的晶圆级先进封测业务实现高效的共享和协同。

　　晶圆级封测和公司现有先进封测服务均主要服务于存储器厂商、高性能 SoC厂商、消费电子厂商、及汽车电子厂商、通信设备厂商、其他 IC设计公司等，二者在下游应用场景和客户群体方面具有较高的重叠度，并将充分发挥协同性满足客户更多元化的产品需求，提升客户稳定性和满意度。

　　本次募投项目“惠州佰维先进封测及存储器制造基地建设项目”和“晶圆级先进封测制造项目”均主要投向科技创新领域，具体分析说明如下： （一）本次募投项目建设符合国家战略发展目标，属于战略性新兴产业 本次募投项目建成后将主要提供先进存储器产品和先进封测服务（含晶圆级先进封测服务），该等业务均属于集成电路产业。集成电路作为高科技新兴产业，是信息技术产业的核心，是支撑经济社会发展的基础性、战略性和先导性产业，一直是我国重点支持和鼓励的方向。相关主要政策及简要内容如下： 2017年 1月，国家发改委发布《战略性新兴产业重点产品和服务指导目录》（2016版），重点支持电子核心产业，包括集成电路芯片封装，采用 SiP、MCP、MCM、CSP、WLP、BGA、FlipChip、TSV等技术的集成电路封装。

　　2018年 11月，国家统计局发布《战略性新兴产业分类（2018）》，本次募投项目投向均属于《战略性新兴产业分类（2018）》中的重点产品和服务，归属于战略新兴产业分类名称中的“1.2 电子核心产业”之“1.2.4 集成电路制造”。

　　根据《战略性新兴产业分类（2018）》，公司本次募投项目投向属于战略性新兴产业分类中新一代信息技术产业下的电子核心产业企业。

　　2020年 7月，国务院发布《新时期促进集成电路产业和软件产业高质量发展的若干政策》提出国家鼓励的集成电路设计、封装、测试等企业，自获利年度起，第一年至第二年免征企业所得税，第三年至第五年按照 25%的法定税率减半征收企业所得税。并在先进存储、高端封装测试等领域，结合行业特点推动各类创新平台建设。

　　2021年 3月，国务院发布《中华人民共和国国民经济和社会发展第十四个五年规划和 2035年远景目标纲要》提出要培育先进制造业集群，推动集成电路等产业创新发展。

　　2023年 12月，国家发改委发布《产业结构调整指导目录（2024年本）》， 鼓励集成电路类产业，其中包括球栅阵列封装（BGA）、插针网格阵列封装（PGA）、芯片规模封装（CSP）、多芯片封装（MCM）、栅格阵列封装（LGA）、系统级封装（SIP）、倒装封装（FC）、晶圆级封装（WLP）、传感器封装（MEMS）、2.5D、3D等一种或多种技术集成的先进封装与测试。

　　本次募投项目之惠州佰维先进封测及存储器制造基地建设项目和晶圆级先进封测制造项目系提供各类型先进封测业务，均属于国家鼓励类的先进封装产业。

　　（二）本次募投项目建设有利于应对高端芯片产业制程工艺瓶颈挑战，加强构建我国高端芯片产业生态

　　随着技术的快速演进，半导体芯片已成为全球最为关键的基础设施之一。然而，中国在芯片领域的发展面临诸多困境和挑战。

　　首先，中国的芯片产业起步相对较晚，技术水平仍显滞后，尤其是在高端芯片市场，依赖进口的现象仍然较为严重。其次，复杂多变的国际环境，特别是地缘政治的影响，导致对先进制程芯片的限制，这进一步凸显了中国芯片技术发展所面临的挑战。与此同时，摩尔定律逐渐接近其物理极限，先进封装技术正逐渐成为提升芯片集成度和性能的重要途径。尽管中国在制程技术上存在差距，通过应用先进封装技术，仍可在一定程度上实现高性能芯片的生产。这一技术已经成为克服芯片制程限制的重要手段，并在 AI芯片制造中发挥了至关重要的作用。

　　综上所述，本次募投项目投向符合国家战略发展目标和产业政策引导方向，属于国家大力支持和发展的战略性新兴产业。本次募投项目投产后发行人将具备晶圆级封测能力，有利于应对高端芯片产业制程工艺瓶颈挑战，加强构建我国高端芯片产业生态。

　　1.2 “惠州佰维先进封测及存储器制造基地扩产建设项目”建设内容及效益测算是否能与 IPO募投项目明确区分，并结合相关产品行业周期波动情况、公司未来业务发展规划、IPO募投项目已实现效益情况等，说明本次募投项目扩产是否与公司发展规模和行业发展趋势相一致，前募达产不久后实施本次募投项目的必要性。

　　一、“惠州佰维先进封测及存储器制造基地扩产建设项目”建设内容及效益测算是否能与 IPO募投项目明确区分

　　本次募投项目“惠州佰维先进封测及存储器制造基地扩产建设项目”系前次IPO项目的扩产项目，本次募投项目与前次 IPO募投项目简要情况说明如下：

　　惠州佰维先 进封测及存 储器制造基 地扩产建设 项目 （“本次募 投项目”）

　　通过装修 A2、A3栋洁 净车间、增设生产线、 引进新装备，优化生产 工艺，从而提高公司生 产能力和生产效率，满 足公司业务扩张的需求

　　惠州佰维先 进封测及存 储器制造基 地建设项目 （“前次 IPO 募投项目”

　　建设 A1、A2、A3厂房 并装修 A1栋洁净车间 扩大公司嵌入式存储芯 片、SSD、内存模组、 封测服务产品的产能， 完善公司产品结构

　　本次募投项目与前次 IPO募投项目建设地点均位于公司全资子公司泰来科技现有厂区内，公司将通过新增洁净车间、购置各生产环节的生产设备以提升各环节瓶颈产能，从而提升泰来科技的生产能力和生产效率，本次募投项目投产后泰来科技的产能预计将由现有约 30万片/年提升至 60万片/年。

　　整体而言，本次募投项目为发行人结合现有产能较为饱和以及下游客户需求持续增长背景下对前次 IPO募投项目的扩产项目。

　　二、结合相关产品行业周期波动情况、公司未来业务发展规划、IPO募投项目已实现效益情况等，说明本次募投项目扩产是否与公司发展规模和行业发展趋势相一致，前募达产不久后实施本次募投项目的必要性

　　存储行业作为半导体产业风向标，受供需关系影响呈现较强的周期性。近年来，受全球贸易关系持续紧张、国际局部地缘政治冲突升级、通货膨胀高企等因素影响，半导体产业链 2022年至 2023年遭受一定冲击，行业景气度于 2023年第三季度触底。随着 AI、物联网、云计算等新兴技术的快速发展，AI智能手机、AI PC、智能可穿戴设备、AI服务器、智能汽车、工业物联网等相关终端应用产品将为存储器产业带来可观的新增市场需求，从 2023年第四季度起，半导体存储行业迈入景气周期。长期来看，存储行业整体仍将呈现波动中增长态势，具备长期成长性。

　　全球半导体市场在经历了 2022年至 2023年的下行期后，根据 WSTS的预测，2024年存储市场将迎来强劲增长，预计存储市场规模将达到 1,632亿美元，同比增长超过 70%。从中长期来看，根据 Yole数据，2021年至 2027年全球存储芯片行业市场规模的复合年增长率为 8%，并有望在 2027年增长到 2,600亿美元以上。这种增长主要得益于数据量的爆炸式增长、云计算、物联网、人工智能等新兴技术的快速发展，以及消费电子产品的普及。中国是全球最主要的存储芯片消费市场之一，其市场规模也呈现稳步增长态势。数据显示，2022年中国半导体存储器市场规模达到 3,757亿元，同比增长 11.1%。当前半导体存储器市场国产化率较低，据 TrendForce集邦咨询数据，国产 DRAM和 NAND Flash芯片市场份额低于 5%，未来几年国产化率有望快速提升。从行业内相关公司营收规模来看，2023年虽然全球存储器行业整体市场规模有所下滑，但国内存储器厂商营收均保持增长，显示国产化是国内存储器行业发展的重要驱动力。

　　预计未来几年，随着中国数字化转型的加速和新兴技术的广泛应用，中国存储器市场规模将继续扩大，国产化率有望进一步提升，国内存储器行业增速将超过全球平均水平。

　　存储器产业链下游涵盖智能手机、平板电脑、计算机、网络通信设备、可穿戴设备、物联网硬件、安防监控、工业控制、汽车电子等行业以及个人移动存储等多个领域，其中多个细分市场需求爆发式增长，从而带动整个存储器行业的持续扩容。

　　AI技术对全球半导体存储行业产生了深远影响，带动了市场需求升级与技术创新。AI在多个领域的大规模应用，催生了对高性能、低延迟存储解决方案的巨大需求，AI促使半导体存储行业与上下游产业链紧密合作，进行跨领域技术创新，以满足数据爆炸式增长下的存储与处理需求。展望未来，随着 AI技术的进一步成熟与普及，不仅推动了半导体存储市场规模的持续扩容，同时，将引导半导体存储行业向高性能、大容量、智能化的方向持续演进。

　　根据摩尔定律，集成电路上可以容纳的晶体管数目在大约每经过 18个月到24个月便会增加一倍。换言之，处理器的性能大约每两年翻一倍，同时价格下降为之前的一半。随着制造工艺的提升，集成电路的晶体管尺寸从微米级降至纳米级，集成度从几十个晶体管增加到数十亿晶体管。然而，物理尺寸缩小濒临极限带来的量子隧穿效应、原子级加工工艺等问题成为制约摩尔定律延续的重要因素，并且每代工艺之间的性能提升幅度越来越小。后摩尔时代，先进封装技术通过优化芯片间互连，在系统层面实现算力、带宽、功耗和集成度等方面的提升，是延续摩尔定律的关键技术方向。

　　全球存储芯片市场海外企业市场占有率较高，DRAM作为存储器第一大产品，三星、海力士、美光占有全球 96.5%的市场份额，行业集中度高；NAND领域，三星、铠侠、SK海力士、西部数据、美光合计占据 95.5%的市场份额。我国虽然是全球最主要的存储芯片消费市场，但由于产业起步较晚，市场占有率仍相对较低，国产替代空间广阔。以长江存储和长鑫存储为代表的本土存储晶圆原厂依托中国市场广阔需求，市场份额逐步增长。

　　随着国内存储器产业链的逐步发展和完善，以佰维存储为代表的存储器研发封测一体化厂商也迎来了发展机遇。在国产化率提升的大浪潮下，发行人作为国内存储产业链的代表性企业之一，积极布局先进封装技术和产能，推动国产存储器行业高质量发展，寻求产业格局重塑中的长期成长机会。

　　公司秉持着“存储赋能万物智联”的深远使命和“成为全球一流存储与先进封测厂商”的共同愿景，公司从全局出发，以前瞻性的战略思维和严谨的市场洞察为基础，制定了一套能够有效驱动公司稳健发展的中长期战略——“5+2+X”战略。其中，“5+2+X”战略中的“5”代表了公司聚焦五大应用市场（手机、PC、服务器、智能穿戴和工车规），“2”代表了公司二次增长曲线的两个关键布局：芯片设计和晶圆级先进封测，其中芯片设计主要聚焦于存储器关键部件之主控芯片，具体服务于公司存储主营业务，为公司打造服务 AI时代高性能存储器奠定坚实的技术基础，提升公司存储产品的整体竞争力；晶圆级先进封测将构建先进存储器封装技术能力，是封装技术发展的必然趋势，确保公司封测能力能适应集成电路和先进存储发展的需求，提升公司在 AI和后摩尔时代的技术壁垒和行业竞争力。“X”代表了公司对存算一体、新接口、新介质和先进测试设备等创新领域的探索与开拓。通过以上战略布局，兼顾公司短/中/长期发展目标，推动公司持续构建新质生产力，服务产业和国家战略方向，提升公司的价值和股东回报。

　　公司紧紧围绕半导体存储器产业链，结合长期发展战略和业务发展规划，构筑了研发封测一体化的经营模式，在存储介质特性研究、固件算法开发、存储芯片封测、测试研发、全球品牌运营等方面具有核心竞争力，并积极布局存储主控芯片设计、先进封测、芯片测试设备研发等技术领域。

　　公司本次募投项目“惠州佰维先进封测及存储器制造基地扩产建设项目”和“晶圆级先进封测制造项目”均系围绕公司战略及未来发展规划，持续布局和投入先进封测业务，推动公司持续构建新质生产力，巩固和提升公司在存储及封测领域的地位和竞争优势。

　　（三）IPO募投项目效益情况良好，目前接近满产，产能已逐渐无法满足下游客户需求

　　发行人前次 IPO募投项目“惠州佰维先进封测及存储器制造基地建设项目”实施主体为发行人全资子公司泰来科技（曾用名：惠州佰维），泰来科技主要服务于发行人内部存储产品的封测需求，其业务模式为泰来科技生产后由发行人对外销售最终实现效益，双方采用内部结算价格作为结算依据，因此当时可研报告进行测算效益时按照合并报表口径测算项目投产后的整体经济效益，未单独考虑核算效益。

　　发行人进行具体效益测算时，基于当时行业、经济和公司的生产经营规划情况对前次 IPO募投项目投产后发行人整体经济效益情况进行了初步预计，但未公开披露其预计情况，相关预计不构成效益预测或承诺。

　　2023年 9月，公司前次 IPO募投项目“惠州佰维先进封测及存储器制造基地建设项目”达产。（1）若按照发行人 2023年实际营业收入 359,075.22万元作为计算，减去 2020年当年实际营业收入 164,171.18万元（=原自有产能对应营业收入），测算前次 IPO募投项目实际新增营业收入为 194,904.04万元，显著高于前募 IPO募投可研中测算 T3年新增营业收入 154,256.22万元。（2）若按照发行人 2024年 1-6月实际营业收入 344,078.03万元作为计算，减去 2020年当年实际营业收入 164,171.18万元（=原自有产能对应营业收入），测算前次 IPO募投项目实际新增营业收入为 179,906.85万元，已达到前募 IPO募投可研中测算 T4年新增营业收入 260,363.95万元的 69.10%。因此，前次 IPO募投项目已为发行人带来良好的收入规模，高于前次 IPO募投可研中测算新增营业收入情况。

　　惠州佰维先进封测及存储器制造基地投产后，发行人封测制造能力也得到大幅提升。随着技术和制造能力的提升，发行人在存储行业的地位也相应得到巩固。

　　报告期内，发行人芯片封测业务产能利用率分别为 102.62%、94.85%、94.92%和95.86%，产能利用率较为饱和。发行人报告期内与客户二、客户一等优质客户合作持续深入以及得益于半导体存储国产化率的逐步提升，发行人芯片封测产能利用率已接近满产状态，同时下游客户需求仍在持续增长，现有产能情况已难以有效满足下游客户现时需求，因此发行人将部分封测产能委外加工。

　　同时，随着云计算、物联网、人工智能等新兴技术的快速发展对存储产品更高性能、容量和效率的要求，以及先进封装技术作为延续摩尔定律的关键技术方向已经得到业界的广泛认可，以发行人为代表的国内存储器研发封测一体化厂商在推动国产存储器行业高质量发展的机遇中迎来长期成长机会。

　　（四）本次募投项目扩产与公司发展规模和行业发展趋势相一致，前募达产不久后实施本次募投项目具备必要性

　　综上所述，存储行业作为半导体产业风向标，受供需关系影响呈现较强的周期性。得益于数据量的爆炸式增长、云计算、物联网、人工智能等新兴技术的快速发展，以及消费电子产品的普及，全球存储芯片市场规模整体呈现出在周期波动中增长的趋势，而中国作为全球最主要的存储芯片消费市场之一以及受益于国产替代浪潮，其市场规模也呈现稳步增长态势。在后摩尔定律时代，先进封装技术通过优化芯片间互连，在系统层面实现算力、功耗和集成度等方面的提升，是突破摩尔定律的关键技术方向，其市场发展空间和潜力也更为可期。在此情况下，发行人结合自身中长期发展战略以及研发封测一体化的经营模式，进一步深化先进封测布局，与公司发展规模和行业发展趋势一致。

　　发行人 IPO募投项目投产后，随着技术和制造能力的提升，发行人在存储行业的地位也相应得到巩固，生产能力及产品品质亦得到了下游客户的广泛认可，报告期内与客户二、客户一等优质客户合作持续深入。

　　自 IPO募投项目 2020年实施以来，公司业务保持持续增长，其中 2021年-2023年营业收入复合增长率为17.31%，2024年1-6月营业收入同比增长199.64%，展现了良好的业务成长性，公司业务规模发展趋势与募投项目的实施和扩产保持了高度的一致性。

　　报告期内，发行人芯片封测业务产能利用率已较为饱和，现有产能情况已难以有效满足下游客户需求，发行人实施本次募投项目具有必要性。

　　1.3 结合“晶圆级先进封测制造项目”的技术及人员储备、主要技术门槛及公司掌握情况、项目建设进展及规划、客户验证及认证情况等，说明本次募投项目实施的主要考虑，是否具有重大不确定性。

　　发行人本次晶圆级先进封测制造项目在技术和人员层面已做出充实储备，相关技术团队能够保障项目不存在技术障碍，按规划开展建设并达产。在技术及人员储备方面主要依托于三个方面：1、募投项目实施主体芯成汉奇已组建的国际一流半导体核心技术专家团队将确保项目顺实施；2、发行人研发封测一体化业务模式下多年来在先进封测和存储产品领域积累的技术体系；3、发行人在封测领域工艺流程的操作及运行有充足的技术人员进行项目实施。

　　（一）项目核心技术专家团队将确保项目顺利实施，极大降低不确定性 公司已组建完整的、国际化的专业晶圆级先进封测技术、运营团队。项目负责人拥有近 20年国际一流半导体公司运营管理经验，曾主持建立了国内首批 12英寸晶圆级先进封装工厂并实现稳定量产。项目核心团队具备成熟研发和量产经验，熟练掌握晶圆级先进封测核心技术。

　　晶圆级先进封测介于前道晶圆制造与后道封装测试之间，采用光刻、蚀刻、电镀、PVD、CVD、CMP 等前段晶圆制造工序，以实现凸块（Bumping）、重布线（RDL）、扇入（Fan-in）、扇出（Fan-out）等工艺技术。从上表核心人员技术履历可以看出，一方面，项目拥有多名 20年及以上国际一流晶圆制造和先进封装工厂履历的技术专家全面负责工厂的研发、建设、运营和管理，领导晶圆级先进封测工艺流程开发和技术实施；另一方面，其他核心技术人员平均拥有15年以上晶圆制造工厂的工作履历，团队的组建针对性地覆盖了从晶圆前道制造到后道封测的各个工艺环节所需，包括工艺开发与实施、设备操作与维护、IT信息化等方面。

　　上述核心技术团队熟练掌握晶圆级封装工厂运营、管理、先进封装各工艺环节材料、设备及工艺点 Know-how，能够保障晶圆级先进封测制造项目建成及运营。公司及相关核心技术人员在晶圆级先进封测领域已经掌握核心技术与工艺积累总结如下：

　　搭建凸块 Bumping加工技术。发行人晶圆级先进封测核心 技术团队掌握 C4-bump、uBump技术为公司先进存储器产 品及先进封测服务构建了技术基础。

　　核心技术团队掌握的重布线层 RDL（Re-distributed layer） 技术，可解决公司先进存储器在水平方向电气延伸和互连 的痛点，是取代现有存储器打线封装方式的关键技术，有 效提升了存储器容量、传输带宽，并降低整体封装厚度， 满足先进存储器高容量，高带宽，厚度更薄的发展趋势。

　　核心技术团队具备晶圆厂背景，掌握的背面露铜技术是发 行人拓展存储与计算合封市场的必备关键技术。

　　核心技术团队掌握的 Fan-out工艺是实现先进存储器封装、 存储与计算的多芯片集成封装的关键工艺。

　　晶圆级封测工厂建成后，整个工厂是一套规范的流程式生产制造过程，对于制造体系的顺利运行需要掌握工艺步骤，参数控制和工艺实现经验三个方面，由于核心技术团队的具备多年晶圆厂制造经验，已经熟练掌握晶圆级封装的工艺步骤，熟练操作过各环节对应设备，熟悉相关设备、材料实操过程中的参数控制，对整体生产过程中的工艺实现具有多年的量产工作经验，因此，整个核心技术专家团队系将其成熟的晶圆级封测量产技术经验应用到本次募投项目中，因而能够确保项目顺利实施，极大降低项目的不确定性。

　　在技术研发方面，公司坚持以研发与技术为核心，围绕芯片设计、解决方案研发、先进封测和测试设备开发等领域均已组建了国内一流的研发与技术团队。

　　公司设置了成都、深圳、惠州、杭州、东莞等多个研发中心并在武汉、上海等地设置研发实验室，广纳行业英才，基于技术领域设置了系统架构部、IC设计中心、介质研究部、软件部、硬件部、测试部、封测工程部、封测 R&D、装备研发中心、项目管理部等技术研发部门，公司有效运作的研发体系和积累的技术资源可以为晶圆级先进封测制造项目所共享，相关人员可以投入至实施主体芯成汉奇。由于公司一方面在先进封装工艺、测试装备开发等领域拥有研发团队，同时对芯片设计、存储产品解决方案也积累了完备的技术体系，使得公司能够将封测工艺技术实施和封装产品自身的设计和结构的理解充分融合，能够高效运用好晶圆级封装产线，生产出符合市场需求的产品。

　　封测及 SiP封测多年，在主要服务于母公司的封测需求基础上，也将富余产能向存储器厂商、IC 设计公司、晶圆制造厂商提供封测代工服务，具备 Hybrid BGA（WB+FC）、WB BGA、FC BGA、FC CSP、LGA、QFN 等封装业务能力。在多年来开展封装工艺过程中，已打造了专业、高效、可靠的工艺实施团队，发行人目前从事封测工艺的人数超过 225人，富有经验、稳定的一线技术人员将成为晶圆级先进封测制造项目技术人员基础，在项目建设和运营初期保障项目有熟练掌握封装厂一线操作经验并熟悉存储产品结构的人员，并结合适当的人员招聘与培训，构建扎实全面的研发、技术和工艺实施团队，为项目奠定坚实的人才基础。

　　晶圆级封装指对晶圆前道工序完成后的晶圆进行直接的再次加工，或者对切割完成后的芯粒再次与晶圆进行异构集成或依托载板进行重布线的先进封装工艺，所用到的工艺技术主要为重布线层（RDL）、凸块（Bumping）、背面露铜技术（BVR、BFR）等。晶圆级封装的主要目的为提高互联密度、降低封装厚度、提高可靠性，满足半导体行业高带宽、高集成度、微型化的发展需求。

　　上述重布线层（RDL）、凸块（Bumping）、背面露铜技术（BVR、BFR）等晶圆级封装工艺技术涉及与晶圆制造相似的光刻、显影、刻蚀、PVD、CVD、电镀、CMP等工序步骤。公司技术团队将通过运用本次晶圆级先进封测项目加工设备，实现上述三项工艺，再结合公司已经掌握并运用多年的其他封测工序即可以实现本募投项目所产出的 C4-bump、uBump、Fan-in、Fan-out等封装类型。

　　重布线层、凸块、背面露铜技术这三项工艺介绍、技术难点和公司掌握情况如下：

　　重布线层 RDL是晶圆级封装 的关键工序，它是在晶圆表 面沉积金属层和介质层并形 成相应的金属布线图形，来 对芯片的 I/O端口进行重新 布局，将其布置到新的、节 距占位可更为宽松的区域。 RDL可以大幅提高 I/O 密 度，改善电气性能和减少芯

　　通过在来料晶圆上透过 涂胶，对应掩模版完成曝 光，显影完成图形化，最 后经过电镀得到所需的 RDL重布线层的图案

　　传统封装的电路连接主要依 赖引线框架，先进封装的电 路连接则主要通过凸块 （Bump）完成。Bump 大幅 提高了单颗芯片引脚数的物 理上限，进而大幅提高了芯 片封装的集成度、缩小了模 组体积，广泛应用于晶圆级 封装

　　通过在来料晶圆上透过 涂胶，对应掩模版完成曝 光，显影完成图形化，最 后经过电镀得到所需的 凸块

　　背面露铜技术是 TSV制造流 程中的重要环节，通过不同 的工艺方法可以实现对 TSV 结构的有效形成和露出，从 而为后续的芯片堆叠和互连 提供基础支持

　　将高带宽存储器与算力 芯片合封在硅转接晶圆 后，通过研磨，干法蚀刻， 化学气相沉积等工艺将 TSV(Through-SiliconVia) 里面的铜柱露出，使信号 导出的技术。

　　（二）晶圆级先进封测制造项目具体提供的封装工艺对应的技术门槛及发行人掌握情况

　　本项目将采购晶圆测试设备，投产后一方面对系公司在加工晶圆之前需要进行检测，另一方面也可以单独为客户提供晶圆测试服务。

　　晶圆测试（Chip Probe）系使用光学自动检查设备对晶圆进行外观检查（IQC），检查无问题后转入测试流程。晶圆测试使用探针台提供常温，高温（150℃），低温（-55℃）的测试环境，测试机与探针台之间通过通讯协议将测试的结果传给探针台，探针台以 MAP的格式标识晶圆上每颗 die的好坏状态，同时测试机保存测试 LOG供分析。测试完成后会进行外观检查（FVI），确保测试过程中外观的异常及时被发现。通常晶圆测试会有多次（CP1，CP2，CP3……），测试完成后需要将每次测试的结果与外观检查的结果合并在一起形成最终的测试MAP图，即测试结果整合（Map Combine）。在多次测试之间会进行高温烘烤，以检验产品在高温环境下的状态是否稳定。

　　IQC检验合格的产品 进行晶圆测试设备为 UF3000+V93K/T5830 系列，一般测试 12吋 支持高/低温测试

　　高温 125℃/低温 -40℃度时测试 Pad 的 Pitch≤85um,R ≤30um时针痕容 易超出 Pad,导致产 品不良

　　否，采用业内 成熟设备供 应商方案，其 方案在惠州 工厂已经过 验证。

　　多次测试及外观检测 后的结果合并成最终 的 MAP，封装时设备 可识别好品进行封装 流程

　　MAP合并时有错位 或镜像发生，导致 MAP图与产品的实 际测试结果不一致

　　有完善的软件 防呆系统，通过 选用合适的 reference die确 保 Combine结 果的正确性

　　提供无尘（1000级） 高温（250度）烤箱 对产品进行长时间 （24-72Hrs）烘烤

　　如上表，公司晶圆级先进封测制造项目拟建设的晶圆测试产能涉及四项关键工艺，公司通过采购符合工艺需求的测试设备，配备熟练掌握晶圆测试技术工艺及设备使用的技术人员，能够保障项目实施过程中满足四项关键工艺技术点的要求，顺利实施晶圆检测工序。

　　芯片的关键工艺。通过在芯片表面制作金属凸块，提供芯片电气互连的“点”接 口，体现了先进制程以“以点代线”的发展趋势。Bumping技术大幅提高了单颗 芯片引脚数的物理上限，进而提高了芯片封装的集成度、缩小了模组体积，广泛 应用于晶圆级先进封装。 1、主要工艺流程图 如上图所示，本项目建成后将采用电镀凸块的工艺，其流程为：首先，采用溅射或其它物理气相沉积的方式在晶圆表面沉积一层 Ti/Cu作为电镀所需种子层；其次，在晶圆表面旋涂一定厚度的光刻胶，并运用光刻曝光工艺形成所需要图形；然后，晶圆进入电镀机，通过控制电镀电流、时间等，从光刻胶开窗图形的底部开始生长并得到一定厚度的金属层作为 UBM（under bump metallization）。最后，通过去除多余光刻胶及种子层，再执行回流工艺实现电镀凸块制作。

　　在晶圆钝化层上旋 涂 PI胶（聚酰亚胺）， 再通过曝光，显影完 成图形化，最后在炉 管内完成高温固化

　　PI工艺窗口过窄， 容易出现底层残 留造成线μm的 PI 开口可以达成底层 无残胶的技术水平

　　在 RDL金属层上旋 涂 PI胶（聚酰亚胺）， 再通过曝光，显影完 成图形化，最后在炉 管内完成高温固化

　　PI2在固化后会导 致晶圆翘曲 度

　　掌握新型低温固化 PI材料，及 PI固化 温度曲线，晶圆翘 曲可以有效控制

　　使用高粘度光刻胶 进行 CuPillar铜柱的 掩膜，通过涂胶，曝 光，显影得到最终的 电镀图形

　　厚胶一次涂覆最 高只能做到 60μm 左右，无法满足电 镀高度

　　掌握新型涂胶工 艺，可以一次成 膜

　　在光刻胶开口区域 进行电镀，形成铜/ 镍/锡银结构，然后通 过筛网在锡银面上 涂覆锡膏，经过回流 焊后形成锡帽

　　在铜柱凸块高度 超过 80μm时，凸 块的共面性难以 控制；且可靠性难 以保障

　　通过工艺改善，在 凸块高度超过 80μm时将共面性 控制在 10%以内

　　否，该技术指标已经 行业量产经验验证， 公司掌握的共面性 水平完全满足要求

　　在 UBM上涂覆锡 膏，通过筛网在对应 位置完成植球，然后 通过回流焊使锡球 与 UBM之间形成 IMC层完成焊接

　　否，该技术技术指标 已经行业量产经验 验证，公司可实现的 良率完全满足要求

　　如上表，公司晶圆级先进封测制造项目拟建设的 Bumping/Fan-in产能涉及六项关键工艺，公司的核心技术团队均有以上技术量产经验，通过采购符合工艺需求的设备，以及匹配的相关材料能够保障项目实施过程中满足关键工艺技术点的要求，顺利实现 Bumping/Fan-in的量产。

　　（三）Fan-out有机转接板相关工艺技术 1、主要工艺流程图 如上图，本项目建成后将采用制作重步线层 RDL的晶圆级封装工艺。其流程为：首先，采用 12寸玻璃圆片在其表面先制作重步线层 RDL及微凸块；其次，多个带有微凸块的晶粒倒装焊接在 12寸玻璃圆片上的微凸块有机转接层；然后，用环氧模封材料模封成圆片，再临时键合另一片 12寸玻璃圆片，翻面做 C4凸块加工。最后，移除玻璃圆片，再将模封圆片切割，并把带有 C4凸块的晶粒通过倒装焊接的方式安装到基板上，再通过盖框固定，并且植球后成为最终产品。

　　在 12寸载板上 做 8层图形的流 片过程，包括 4 层 PI和 4层RDL

　　PI/RDL多叠层平坦 化难以控制,共面性 超过 18um后续无 法倒装贴片；多叠 层 RDL加工后，12 寸载板翘曲过大无 法继续加工；

　　掌握关键材料 及方法，8叠层 后可控制共面 性＜12um；12 寸载板翘曲度

　　掌握关键材料 及方法，可实现 超大尺寸 2 830mm硅晶粒 自对准，可以稳 定控制微凸块 对准精度

　　底部填充胶水难以 避免空穴；EMC模 封之后的翘曲度过 大后续工艺无法继 续加工

　　键合后的翘曲过 大，无法继续加工； 压力键合后键合胶 在后续的化学气相 沉积，高温钝化， 各类溶剂清洗工艺 过程中难以避免气 泡，溢出，剥离等 缺陷

　　否，掌握的工艺 能力能够控制 翘曲度和避免 溶剂清洗过程 缺陷，符合临时 键合工艺要求

　　在有机转接板背 面沉积种子层， 曝光显影暴露需 要生长 C4凸块 的地方，电镀铜 柱并高温回流形 成 C4凸块

　　FC-BGA( FlipChip Ball Grid Array)倒 装芯片球 栅格阵列 封装

　　将带有 C4凸块 的芯片通过倒装 焊接的方式安装 到基板上，再通 过盖框固定，并 且植球后成为最 终产品

　　在封装尺寸超过 30mmx30mm时，加 工完后的封装共面 性难以控制在业界 要求的 300μm 以内。

　　目前已掌握如 何降低封装共 面性的关键技 术，在 75mmx75mm封 装尺寸下其共 面性可以达到 250μm以内

　　否，已掌握的技 术能够将共面 性降低至 250μ m以内。从而保 障焊接后的良 率以及可量 产性。

　　如上表，公司晶圆级先进封测制造项目拟建设的 Fan-out有机转接板产能涉及六项关键工艺，公司的核心技术团队在业内相关工厂均有以上技术量产经验，通过采购符合工艺需求的设备，以及匹配的相关材料能够保障项目实施过程中满足关键工艺技术点的要求，顺利实现 Fan-out工艺的量产。

　　（四）Fan-out无机硅转接板相关工艺技术 1、主要工艺流程图 如上图，本项目建成后将采用制作 Fan-out的晶圆级封装工艺。其流程为：首先，把 SOC芯片和存储芯片倒装键合到无机硅转接板上；第二步，利用环氧树脂将键合后的芯片包封保护起来；第三步，在正面临时键合一个玻璃载板以确保整体的平整度；第四，把无机硅转接板中的 TSV通过背面研磨等技术露出；第五步，在背面做 C4凸块加工；第六步，移除玻璃圆片，再将模封圆片切割，并把带有 C4凸块的晶粒通过倒装焊接的方式安装到基板上，再通过盖框固定，并且植球后成为最终产品。

　　大尺寸晶粒下，小 尺寸凸块之间的 对准难以控制；压 力键合下硅中介 层容易破裂。

　　采用先进的 TCB（Thermal Compression Bonding）工 艺，可实现超大尺寸 2 830mm硅晶粒自对准，解 决凸块对准难和硅中介层 破裂问题

　　否，有掌握的工艺能力 的技术人员以及采购 的高精度设备，符合芯 片键合工艺要求

　　对倒装焊接之后的 芯片进行底部填 充，并用 EMC （ Epoxy Molding Compound）模封， 达到保护和固定的 作用

　　已掌握材料组合和工艺， 解决底部填充空穴问题； 模封之后的翘曲度可控制 在可加工范围（

　　否，有掌握的工艺能力 的技术人员以及采购 的高精度设备和材料， 为行业多年量产验证， 可以满足塑封工艺 要求

　　否，有掌握的工艺能力 的技术人员以及采购 的高精度设备和材料， 为行业多年量产验证，

　　学气相沉积，高温 钝化，各类溶剂清 洗工艺过程中难 以避免气泡，溢 出，剥离等缺陷 导致晶圆报废。

　　通过研磨，干法蚀 刻，化学气相沉积 等 工 艺 将 TSV(Through-Silic on Via)里面的铜柱 露出特定高度。

　　TSV研磨后铜柱 露出的高度一致 性无法控制 （

　　采用独特的 TSV露铜工 艺，可控制铜柱露出高度 的一致性在 1μm以下

　　否，有掌握的工艺能力 的技术人员以及采购 的 CMP，刻蚀等高精 度设备和材料，为行业 多年量产验证，可以满 足 TSV背通孔工艺量 产要求

　　C4凸点加工 （Controlled Collapse Chip Connection）

　　在硅中介层背面沉 积种子层，曝光显 影暴露需要生长C4 凸块的地方，电镀 铜柱并高温回流形 成 C4凸块

　　在 C4凸块高度超 过 80μm时，凸块 的共面性难以控 制；且可靠性难以 保障；

　　通过工艺改善，在凸块高 度超过 80μm时将共面性 控制在 10%以内；且可靠 性满足车规要求

　　否，有掌握的工艺能力 的技术人员以及采购 的光刻、电镀等高精度 设备和材料，为行业多 年量产验证，可以满足 C4制作工艺量产要求

　　FC-BGA(Flip Chip Ball Grid Array)倒装芯 片球栅格阵列 封装

　　将带有 C4凸块的 芯片通过倒装焊接 的方式安装到基板 上，再通过盖框固 定，并且植球后成 为最终产品

　　在封装尺寸超过 30mmx30mm时， 加工完后的封装 共面性难以控制 在业界要求的 300μm以内。

　　目前已掌握如何降低封装 共面性的关键技术，在 75mmx75mm封装尺寸下 其共面性可以达到 250μm 以内

　　否，有掌握的工艺能力 的技术人员以及采购 的 FC，Underfill等高 精度设备和材料，为行 业多年量产验证，可以 满足 C4制作工艺量产 要求

　　如上表，公司晶圆级先进封测制造项目拟建设的 Fan-out无机硅转接板相关工艺产能涉及六项关键工艺与 Fanout 有机转接板技术有相当部分重合，可以有效利用采购的机台和技术。公司的核心技术团队在业内相关工厂均有以上技术量产经验，通过采购符合工艺需求的设备，以及匹配的相关材料能够保障项目实施过程中满足关键工艺技术点的要求，顺利实现 Fan-out无机硅转接板工艺的量产。

　　综上，公司已经掌握本次晶圆级先进封测制造项目 C4-bump、uBump、Fan-in、Fan-out等先进封装类型中的工艺技术，能够解决相关工艺流程中的难点，满足工艺流程实施过程中的技术门槛要求，保障本次晶圆级先进封测制造项目建设及实施过程中不存在重大不确定性。

　　1、本项目是顺应公司先进存储器业务发展需要而建设的先进封装产能，将为公司相关存储产品执行封测制造加工工序

　　晶圆级先进封测制造项目建成投产后具备的晶圆级封装方式包括 C4-bump、uBump、Fan-in、Fan-out（包括有机转接板和无机硅转接板工艺路线），以上封装方式中 C4-bump可以用于存储主控芯片封装、Fan-out可以用于超薄 LPDDR封装和存储计算整合封装，公司当前及未来相关存储产品均需要补充以上封装工艺能力。公司建设晶圆级先进封装工厂提供的这四类封装工艺与公司主营业务产品的关系、与公司已有技术之间的联系与区别如下：

　　1、C4 bump，全称为 Controlled Collapse Chip Connection（可控 塌陷芯片连接），是一种用于翻 转芯片（Flip Chip）封装技术中 的关键工艺。C4 bump技术涉及 在半导体芯片的活性表面上沉 积微小的焊料凸点，这些凸点作 为芯片与基板或电路板之间的 电气连接 2、Fan-in扇入型封装是一种封 装形式，指芯片大小与封装大小 相同，且封装用锡球在芯片大小 内的一种封装。本募投项目投产 后 Fan-in封装流程中将运用 C4-bump

　　公司的 UFS、 uMCP 、 LPDDR、固态 硬盘等产品需 要凸块封装工 艺

　　NAND Flash模组的主 控芯片是透过长凸块 （C4-bump）来与打线 的 Flash芯片进行整合 封装

　　现有公司采用的主控 尚不能自主执行凸块 加工工序。公司填补 缺乏的凸块晶圆级加 工技术与产线可增加 产品的自主可控程 度，提高生产效率

　　1、uBump也叫 Micro bump（微 凸点），是一种用于半导体设备 中实现芯片与芯片之间电气连 接和应力缓冲的微小金属凸起。 通常，微凸点的尺寸较小，直径 可以控制在 25微米以下，间距 也可以做到 40微米以下。它通 过电镀方法形成铜柱凸点，以提 高引脚密度、缩短信号传输路径 并减少信号延迟。2、Fan-out 扇出型是一种封装形式。封装尺 寸大于芯片尺寸且部分锡球在 芯片之外，芯片面积范围外充分 利用 RDL做连接，相比同面积 的扇入型封装 拥有更多引脚

　　高端手机中所 使用的 0.5mm 及以下厚度的 超薄 LPDDR产 品需要此工艺 封装

　　1、现有 LPDDR产品厚 度为 1mm,难以满足高 端手机对存储模组超 薄厚度需求趋势，公司 已研发设计并推出超 薄 LPDDR5产品方案； 2、过去的存储与计算 是通过不同的封装芯 片，在电路板上实现互 联，未来需要在同一个 封装体内实现互联，来 提升性能和能效， Fan-out技术是存储与 计算整合封装的关键 技术，也是发行人的战

　　超薄 LPDDR5、存算 合封、其他计算芯片 需要使用到 uBump、 Fan-out取代打线来达 到超薄要求

　　数。本募投项目投产后 Fan-out 封装流程中将运用 uBump技术

　　惠州工厂量产的 uMCP（如下图 1）是将存储主控芯片与堆叠封装的存储芯 片封装在一起。存储主控芯片所需的 C4-bump封装能力发行人目前并不具备， 造成在交货周期和质量管控上的短板。另外公司当前采用的 uMCP封装技术虽然 可以提供大容量的内存，但是已经无法满足现阶段 AI应用对于内存带宽与延迟 率的需求。Fan-out封装技术是业内公认的较好的存储计算整合和超薄 LPDDR 的封装方式（如下图 2和图 3）。 图 1：惠州基地的 u-MCP封装需要补充 C4-bump/Fan-in封装能力 图 2：存储与计算合封需要运用 uBump/Fan-out封装 图 3：超薄 LPDDR需要运用 Fan-out封装 综上所述，晶圆级先进封测制造项目公司存储芯片业务发展需要，满足公司当前及未来生产相关迭代存储产品所需要的封装技术，是完成相关制造流程，向客户交付相应存储产成品前所需必须具备的制造能力，是延续公司研发封测一体化业务模式的重要举措。

　　公司通过晶圆级先进封测制造项目构建晶圆级封装能力，一方面可以满足先进存储封装需求，为公司研发和生产先进存储产品构建技术基础，提供相关封装产能；另一方面可以与公司存储业务协同，服务公司客户对于存算合封业务的需求，为相关客户提供封测服务。

　　公司自设立以来一直专注于半导体存储器行业，构筑了研发封测一体化的经营模式，在存储解决方案研发、主控芯片设计、先进封测和测试设备研发等方面具有核心竞争力。相较于委外封测厂商，公司不追求庞大的封装产能，更专注于细分领域，在存储芯片领域产业资源丰富、技术积累深厚，可以为存算合封芯片客户提供专业的存储解决方案，降低存算合封芯片导入的周期和成本，有效满足客户的需求，并持续深化合作关系。

　　公司基于前期在先进封装领域积累的经验建立了成熟的供应链体系，晶圆级先进封测制造项目可以有效利用公司现有供应链资源降造和采购成本。公司已构建完整的、国际化的专业晶圆级先进封装技术、运营团队。基于核心团队具备的成熟研发和量产经验，可以确保晶圆级先进封测制造项目的高效运行。

　　广东是我国信息产业第一大省，在消费电子、通信、人工智能、汽车电子等领域拥有国内最大的半导体及集成电路应用市场，集成电路进口金额占全国的40%左右。终端应用市场庞大，市场机制比较成熟，产业发展环境不断完善，为广东发展半导体及集成电路产业提供了良好的发展机遇。当前，广东集成电路产业发展仍然存在关键核心技术研发能力不强、高水平设计能力不足和制造环节短板明显的问题。

　　针对上述机遇和挑战，2020年 2月广东省政府发布了《关于加快半导体及集成电路产业发展的若干意见》，旨在推动珠三角地区成为具有国际影响力的半导体和集成电路聚集区。该政策鼓励先进的集成电路设计、制造和封装测试技术，并提供税收优惠减免政策。同时，通过财政资金吸引民营企业和社会资本参与，重点支持集成电路等关键领域和薄弱环节项目。2024年 2月，广东省发展和改革委员会、广东省科学技术厅和广东省工业和信息化厅印发《广东省培育半导体及集成电路战略性新兴产业集群行动计划（2023-2025年）》，本行动计划提到：“到 2025年，广东省集成电路制造业超 1,000亿元，建成较大规模特色工艺制程生产线。先进封测比例显著提升… …”；计划中重点工程（四）高端封装测试赶超工程提出：“大力引进先进封装测试生产线和技术研发中心，支持现有封测企业开展兼并重组，紧贴市场需求加快封装测试工艺技术升级和产能提升。大力发展晶圆级、系统级、凸块、倒装、硅通孔、面板级扇出型、三维、真空等先进封装技术，以及脉冲序列测试、MEMS探针、IC集成探针卡等先进晶圆级测试技术。”

　　晶圆级先进封测制造项目由发行人控股子公司广东芯成汉奇半导体技术有限公司作为实施主体，于 2024年 4月列入广东省省重点建设项目，项目实施地点位于东莞市松山湖科技产业园，项目建成后将成为广东省首个晶圆级封装工厂，有助于保障大湾区集成电路产业链供应链安全稳定。项目将加强要素保障，科学有序推进建设，按计划完成投资目标，促进属地经济高质量发展，是响应广东省建设集成电路产业集群行动计划产业政策的重要举措。

　　晶圆级先进封测制造项目建设用地使用权已于 2024年 5月 30日由芯成汉奇竞得，并已取得不动产权证书（粤（2024）东莞不动产权第 0154257号），项目用地位于东莞市松山湖高新技术产业开发区兴业路与东兴西路交汇处东南侧，面积 6.82万平方米。发行人并已取得建设用地规划许可证、建设工程规划许可证、建筑工程施工许可证。截至本回复报告出具日，该项目已处于施工建设进程中，预计于 2025年第四季度开始投产。

　　截至本回复报告出具日，本项目已完成 44台核心设备选型及下单。上述核心设备的供应商均为国际一流半导体设备厂商，根据工艺类型可分为倒装设备、光刻设备、薄膜设备以及湿法设备，具体交付时间如下：

　　2024年 10月已完成 44台设备下单；计划至 2024 年 12月完成 15台辅助设备预付款

　　上述设备涵盖了晶圆级先进封测制造项目所需核心设备，设备具体型号已明确，采购协议已经签署，相关设备将于 2025年上半年陆续到货，待厂房车间建设完毕后搬入机台调试。核心设备主要系晶圆倒装、光刻、薄膜、湿法工艺环节的设备，当前不存在受到国际贸易限制政策影响的情形，设备交付按计划执行中。

　　公司为保障更高的设备可靠性和量产良率水平，目前设备供应商以外资厂商为主，但相关设备亦有国产替代方案，未来能够保障设备供给安全。

　　综上，公司正根据项目建设规划有序进行设备的采购，总体上产线年一季度内完成采购，产线月搬入工厂。（未完）